1.传输延迟和最小延迟
用时序图反映电路的延迟
下降沿延迟tpHLt_{pHL}tpHL：输入变化引起相应输出从高到低变化的时间
上升沿延迟tpLHt_{pLH}tpLH：输入变化引起相应输出从低到高变化的时间
通常取信号转换时间中间点来测量延迟时间（以反相器电路为例）
时序特征主要包括传输延迟和最小延迟
传输延迟Tpd：从输入端的变化开始到所有输出端得到最终稳定的信号的最长...
set/multiset容器简介
set是一个集合容器，其中所包含的元素是唯一的，集合中的元素按照一定的顺序排列（默认升序）。元素插入过程是按照排序规则插入，所以不能指定插入位置
set采用红黑树变体的数据结构实现，红黑树属于平衡二叉树，在插入操作和删除操作上比vector快
set不可以直接存元素（不可以使用at.(pos)和 [] 操作符）
multiset与set区别：set...
queue容器简介
队列容器，先进先出（FIFO）
没有迭代器，不允许遍历
#include<queue>
构造模板类实现：queue<T> q;
queue<int> queInt;
queue<float> queFloat;
queue<string> queString;
操作queue.push(elem); //队...
stack容器简介
堆栈容器，先进后出（FILO）
没有迭代器，不允许遍历
#include<stack>
构造采用模板类实现，对象默认构造形式stack<T> s;
stack<int> sktInt; //存放int的stack容器
stack<float> stkFloat; //存放float的stack容器
stack<str...
1.译码器和编码器译码器
一种多输入、多输出的组合电路
电路功能反映输入编码与输出编码之间的映射关系
最简单的译码器（n−2nn-2^nn−2n译码器）输入和输出关系是：输入的二进制编码值是x，则第x条输出线为1，其余输出全为0
可以通过使能端EN来控制
2-4译码器74X139
输出端高电平有效，表示选中对应输入信号的最小项
通过使能端EN禁止或实现相应的功能
EN=0时，...
1.组合逻辑电路构成规则数字逻辑电路可以看成带有若干输入端和若干输出端的黑盒
内部可看成若干元件和若干节点
元件本身又可以是一个数字逻辑电路
节点可以是输入结点（A1）、内部结点（N1）、输出结点（F1）
组合逻辑电路
输出值仅依赖于当前输入值
时序逻辑电路
不仅依赖输入值，还与当前状态有关
电路中存在存储部件或反馈结构
最简单的组合逻辑电路是逻辑门电路
构成规则...
1.代数法化简利用布尔代数的公理、定理、定律，消去多余的乘积项或多余的因子
如果表达式的层级超过两级，则先转换为两级
如果有整体取反运算，则先转换为单变量取反运算
2.卡诺图法化简卡诺图：真值表的图形化表示，把能化简的最小项通过相邻项合并的可视化方式标识出来
n个变量的卡诺图是一个含有2n2^n2n个单元的矩阵图
每一行和每一列的变好对应逻辑变量的输入组合，0表示反变量，1表示原变量...
1.逻辑函数一组取值范围在{0，1}之中的输入变量唯一映射到同样取值范围中的输出变量
每一个输入组合都有一个确定的输出值
每个逻辑函数都有一组确定的输出
两个输入变量的函数可能有16种输出
2.真值表与波形图
3.逻辑函数的标准表示
乘积项：包含1个或1个以上逻辑变量的与项
求和项：包含1个或1个以上逻辑变量的或项
“与-或”表达式或积之和表达式：多个乘积项的或运算
“或-与”表...
逻辑量：逻辑变量和逻辑常量{0,1}
逻辑运算：与、或、非
运算优先级：
括号
非
与
或
逻辑表达式：用逻辑运算符将逻辑量连接起来的代数式（例如A+B）
逻辑函数：表明输入和输出变量之间的逻辑关系（例如C=A+B）
1.公理系统
对偶定律
+与 · 互换，0与1互换，为对偶式
在保持运算有限次序不变的前提下，若原来两个逻辑表达式相等，则对偶式也相等
X+X·Y=...
1.逻辑门
逻辑门电路是最基础的数字电路，具有允许或禁止信息传输功能的电路
一个或多个输入信号（左边）
只有一个输出信号（右边）
逻辑门都有自己特有的图形符号
使用标识符来命名输入和输出信号（如X、Y、Z、INPUT等）
输入信号、输出信号称为逻辑变量（取值为0或1）
输入信号和输出信号之间的逻辑关系使用真值表或者逻辑表达式来描述
逻辑表达式是用逻辑运算符来连接逻辑变量
真值表
左：...
